HyperLynx Signal Integrity

Tính toàn vẹn tín hiệu HyperLynx
Phân tích các vấn đề có thể xảy ra sớm để đảm bảo toàn vẹn tín hiệu trong chu kỳ thiết kế để loại bỏ các quy trình sai và tiết kiệm tối đa thời gian.

Tính toàn vẹn tín hiệu HyperLynx® (SI) thực hiện phân tích toàn vẹn tín hiệu bằng cách sử dụng quy trình làm việc tự động giúp phân tích nâng cao có thể truy cập được đối với các nhà thiết kế hệ thống PCB hàng ngày. Từ thăm dò thiết kế trước tuyến đường và phân tích những gì nếu if thông qua xác minh chi tiết và đăng xuất đến sản xuất, HyperLynx SI đã bảo vệ bạn!

HyperLynx SI hỗ trợ phân tích thời gian và toàn vẹn tín hiệu giao diện SI, DDR, phân tích nhận biết và phân tích tuân thủ năng lượng cho các giao thức SerDes phổ biến, tất cả đều được phân tích nhanh, tương tác và dễ sử dụng và tích hợp HyperLynx. Bạn muốn giảm chu kỳ thiết kế của bạn và tăng cơ hội thành công đầu tiên với thiết kế tốc độ cao tiếp theo của bạn? Sử dụng HyperLynx!

1. Thông số kỹ thuật

1.1: Ưu điểm

- Dễ sử dụng nổi tiếng trong ngành: quy trình làm việc tự động hướng dẫn người dùng thông qua thiết lập và phân tích từng bước
- Hỗ trợ các mô hình HSPICE, ELDO, IBIS-AMI, AMS, S-tham số, IBIS
- Mô hình chính xác trở kháng theo dõi, khớp nối, tổn thất phụ thuộc tần số
- Phân tích tham số quét cho các đặc điểm theo dõi, thông qua và trình điều khiển / máy thu
- Tích hợp bộ giải điện từ 2D / 2.5D / 3D
- Tích hợp chặt chẽ với Xpedition và PADS Professional
- Hoạt động với tất cả các hệ thống bố trí PCB chính

1.2: Phân tích tiền tuyến

- Trình soạn thảo cấu trúc đồ họa hỗ trợ thăm dò thiết kế, xác nhận sơ đồ và định nghĩa ràng buộc
- Xếp chồng khám phá nâng cao, theo dõi và thông qua mô hình
- Hỗ trợ quy trình làm việc tự động để phân tích kênh DDR, SerDes và hơn thế nữa
- Mô phỏng nhiều lưới đồng thời, có / không có nhiễu xuyên âm

1.3: Phân tích hậu tuyến

- Mô phỏng hàng loạt tự động cung cấp xác minh toàn bảng
- Chi tiết, quy trình làm việc tự động để phân tích kênh DDR, SerDes và hơn thế nữa
- Phân tích nhiều bảng mạnh mẽ, dễ sử dụng với các mô hình EBD và đầu nối

1.4: Thiết kế DDR

- Trình hướng dẫn DDRx hướng dẫn người dùng thông qua phân tích thời gian và toàn vẹn tín hiệu chi tiết của các giao diện DDR / LPDDR / LPDDRx hoàn chỉnh
- Hỗ trợ nhiều công nghệ DDR và điều chỉnh luồng phân tích dựa trên từng luồng
- Mô hình và phân tích hành vi thời gian cụ thể của bộ điều khiển và yêu cầu toàn vẹn tín hiệu
- Các mô hình phân tích nhận biết công suất ảnh hưởng của nhiễu chuyển đổi đồng thời (SSN) và đường dẫn tín hiệu không lý tưởng

1.5: Thiết kế kênh SerDes

- Trình hướng dẫn tuân thủ SerDes tự động hóa quy trình phân tích với sự hỗ trợ tích hợp cho hơn 35 giao thức liên kết nối tiếp phổ biến
- Thực hiện phân tích dựa trên biên độ hoạt động của miền tần số, miền thời gian và kênh (COM)
- Công cụ COM tích hợp chạy nhanh hơn nhiều so với các công cụ dựa trên tập lệnh truyền thống và không yêu cầu giấy phép phần mềm bên thứ ba bổ sung
- Hỗ trợ mô hình IBIS-AMI, bao gồm phân tích tham số quét
- Xác định chính xác và nhanh chóng các trường hợp xấu nhất, tỷ lệ lỗi bit giao diện nối tiếp (BER) và sơ đồ mắt liên quan

Hỗ trợ SERDES toàn diện

Trình hướng dẫn DDR

Tích hợp bộ giải trường điện từ 3D toàn sóng